帶有封閉空腔的芯片嵌入式封裝結(jié)構(gòu)及其制作方法

基本信息

申請?zhí)?/td> CN201611109949.0 申請日 -
公開（公告）號 CN106449554B 公開（公告）日 2019-12-17
申請公布號 CN106449554B 申請公布日 2019-12-17
分類號 H01L23/31（2006.01）; H01L21/56（2006.01）; H01L21/60（2006.01） 分類 基本電氣元件;
發(fā)明人 蔡親佳 申請（專利權(quán)）人 蘇州源戍微電子科技有限公司
代理機構(gòu) 蘇州威世朋知識產(chǎn)權(quán)代理事務所（普通合伙） 代理人 蘇州源戍微電子科技有限公司
地址 215000 江蘇省蘇州市工業(yè)園區(qū)金雞湖大道99號蘇州納米城西北區(qū)5幢3層
法律狀態(tài) -

摘要

摘要 本發(fā)明揭示了一種帶有封閉空腔的嵌入式芯片封裝結(jié)構(gòu)，其包括：封裝基板，設置于封裝基板內(nèi)部的、用以容置芯片的開口或空腔；設置于封裝基板第一表面的模塊對位標識；設置于開口或空腔內(nèi)的芯片，所述芯片至少自封裝基板與第一表面相對的第二表面露出，并與基板的第二表面處于同一平面；封閉空腔，與封裝基板第二表面的芯片表面有共同邊界面；封裝材料，至少用以覆蓋封裝基板的第一表面和模塊對位標識及填充開口或空腔內(nèi)未被所述芯片占據(jù)的空間；重布線層，至少用于芯片電極和封裝基板上的電子線路電氣互聯(lián)。本發(fā)明還提供了制作帶有封閉空腔的載板級嵌入式封裝結(jié)構(gòu)的方法。