多路串口通信中實現(xiàn)時鐘同步校準的方法及系統(tǒng)

基本信息

申請?zhí)?/td> CN202210258227.0 申請日 -
公開（公告）號 CN114610669A 公開（公告）日 2022-06-10
申請公布號 CN114610669A 申請公布日 2022-06-10
分類號 G06F13/42（2006.01）I;G06F1/12（2006.01）I;G06F1/24（2006.01）I;G06F15/78（2006.01）I 分類 計算；推算；計數(shù);
發(fā)明人 趙觀星;董淵;竺際隆;李豐軍;張強礴 申請（專利權(quán)）人 無錫英迪芯微電子科技股份有限公司
代理機構(gòu) 無錫華源專利商標事務(wù)所（普通合伙） 代理人 -
地址 214028江蘇省無錫市新吳區(qū)清源路18號530創(chuàng)業(yè)大廈C502
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種多路串口通信中實現(xiàn)時鐘同步校準的方法及系統(tǒng)。其驅(qū)動芯片內(nèi)包括一串口通信模塊；配置串口通信數(shù)據(jù)幀，配置的串口通信數(shù)據(jù)幀包括時鐘校準字段；任一驅(qū)動芯片的串口通信模塊接收一串口通信數(shù)據(jù)幀后，根據(jù)采樣計數(shù)值N、通信模塊時鐘OSC的頻率fosc、串口通信波特率B、串行采樣基準數(shù)據(jù)的長度m以及串口通信時的目標時鐘頻率fsys確定當前驅(qū)動芯片內(nèi)串口通信模塊的校準系統(tǒng)時鐘fsys_trim，以實現(xiàn)基于驅(qū)動芯片內(nèi)串口通信模塊的校準系統(tǒng)時鐘fsys_trim下多個驅(qū)動芯片串口通信時的時鐘同步校準。本發(fā)明既能有效實現(xiàn)時鐘同步校準，又能實現(xiàn)串口通信時的復(fù)位，提升應(yīng)用場景的抗EMI性能，減少對驅(qū)動芯片的管腳資源占用。