一種集成電路漏電流測(cè)試電路及裝置
基本信息
| 申請(qǐng)?zhí)?/td> | CN202020454907.6 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN213069126U | 公開（公告）日 | 2021-04-27 |
| 申請(qǐng)公布號(hào) | CN213069126U | 申請(qǐng)公布日 | 2021-04-27 |
| 分類號(hào) | G01R31/52;G01R31/28 | 分類 | 測(cè)量；測(cè)試; |
| 發(fā)明人 | 張紅芹;宋陳平;翟建波 | 申請(qǐng)（專利權(quán)）人 | 樂普醫(yī)學(xué)電子儀器股份有限公司 |
| 代理機(jī)構(gòu) | 北京弘權(quán)知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人 | 逯長(zhǎng)明;許偉群 |
| 地址 | 721006 陜西省寶雞市渭濱區(qū)英達(dá)路18號(hào)樓1層1號(hào) | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本申請(qǐng)涉及微電子控制技術(shù)領(lǐng)域，特別地，涉及一種集成電路漏電流測(cè)試電路及裝置。一定程度上可以解決集成電路管腳漏電流測(cè)試中采樣電阻兩端信號(hào)與測(cè)試電路不能隔離，導(dǎo)致漏電流測(cè)試結(jié)果的誤差大、可靠性降低的問題。所述集成電路漏電流測(cè)試電路，包括：處理器，被配置發(fā)送控制信號(hào)至DAC電路、管腳配置電路，并接收來自測(cè)試電路的漏電流測(cè)試電壓信號(hào)；管腳配置電路，根據(jù)來自處理器的控制信號(hào)，為集成電路的待測(cè)管腳選擇輸入信號(hào)電路；DAC電路，根據(jù)來自處理器的控制信號(hào)，為所述輸入信號(hào)電路提供電平信號(hào)、測(cè)試信號(hào)；測(cè)試電路，耦合至所述處理器與所述管腳配置電路，根據(jù)接收的電平信號(hào)、測(cè)試信號(hào)輸出漏電流測(cè)試電壓信號(hào)至所述處理器。 |
