一種低成本多絲正比計數(shù)器電極陣列及其制作方法
基本信息
| 申請?zhí)?/td> | CN201310655036.9 | 申請日 | - |
| 公開（公告）號 | CN103645492B | 公開（公告）日 | 2015-11-18 |
| 申請公布號 | CN103645492B | 申請公布日 | 2015-11-18 |
| 分類號 | G01T1/18(2006.01)I;G01T5/00(2006.01)I | 分類 | 測量；測試; |
| 發(fā)明人 | 李四華;李維;楊忠鈺;施林偉 | 申請（專利權）人 | 深圳市盛喜路科技有限公司 |
| 代理機構 | - | 代理人 | - |
| 地址 | 518000 廣東省深圳市福田區(qū)彩田路中銀大廈A座22樓EB房 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明涉及的一種低成本多絲正比計數(shù)器電極陣列，包括上、下平行排列的多個電極層，每一電極層對應地承載及固定在一絕緣基片上，每一絕緣基片包括第一絕緣薄膜片和第二絕緣薄膜片，第一薄膜片和第二薄膜片上還分別設有電極絲導電帶，從下往上將多個絕緣基片按順序分為奇數(shù)層絕緣基片和偶數(shù)層絕緣基片，各奇數(shù)層絕緣基片所對應電極層上各電極絲具有相同的電極極性，各偶數(shù)層絕緣基片所對應電極層上各電極絲具有相同的電極極性。本發(fā)明目的是提供一種結構簡單、生產成本低、探測面積大的多絲正比計數(shù)器電極陣列及其制作方法。 |
