一種MBIST電路、驅(qū)動(dòng)芯片、電子設(shè)備及測(cè)試方法
基本信息
| 申請(qǐng)?zhí)?/td> | CN202111329436.1 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN114035027A | 公開（公告）日 | 2022-02-11 |
| 申請(qǐng)公布號(hào) | CN114035027A | 申請(qǐng)公布日 | 2022-02-11 |
| 分類號(hào) | G01R31/28（2006.01）I | 分類 | 測(cè)量；測(cè)試; |
| 發(fā)明人 | 唐永生;黃立 | 申請(qǐng)（專利權(quán)）人 | 成都利普芯微電子有限公司 |
| 代理機(jī)構(gòu) | 成都維飛知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人 | 張巧燕 |
| 地址 | 610093四川省成都市高新區(qū)和樂一街71號(hào)4棟2單元19層1901 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本申請(qǐng)涉及一種MBIST電路、驅(qū)動(dòng)芯片、電子設(shè)備及測(cè)試方法，屬于集成電路技術(shù)領(lǐng)域。該MBIST電路在接收到測(cè)試指令信號(hào)時(shí)，向存儲(chǔ)器輸入進(jìn)行MBIST測(cè)試所需的ADR地址信號(hào)、測(cè)試數(shù)據(jù)以及時(shí)序信號(hào)，并將寫入待測(cè)試地址的測(cè)試數(shù)據(jù)和存儲(chǔ)器從待測(cè)試地址中讀取的結(jié)果數(shù)據(jù)進(jìn)行比較，輸出該待測(cè)試地址是否測(cè)試成功的信號(hào)；ADR地址信號(hào)包括逐漸增加和逐漸減小兩種模式，每種模式對(duì)應(yīng)多組不同的測(cè)試數(shù)據(jù)。本申請(qǐng)中的ADR地址信號(hào)包括逐漸增加和逐漸減小兩種模式，且每種模式對(duì)應(yīng)多組不同的測(cè)試數(shù)據(jù)，進(jìn)而可以組合得到多種測(cè)試模式，通過利用至少兩種測(cè)試模式對(duì)存儲(chǔ)器進(jìn)行MBIST測(cè)試，可以提高存儲(chǔ)器測(cè)試的準(zhǔn)確性和可靠性。 |
