可編程邏輯芯片時鐘網(wǎng)絡資源的測試方法

基本信息

申請?zhí)?/td> CN202110425046.8 申請日 -
公開（公告）號 CN113157507A 公開（公告）日 2021-07-23
申請公布號 CN113157507A 申請公布日 2021-07-23
分類號 G06F11/22（2006.01）I 分類 計算；推算；計數(shù);
發(fā)明人 王方園;譚江;蔣義冠;許明亮 申請（專利權）人 深圳市紫光同創(chuàng)電子有限公司
代理機構 深圳國新南方知識產(chǎn)權代理有限公司 代理人 胡志桐
地址 518000廣東省深圳市南山區(qū)粵海街道高新區(qū)社區(qū)高新南一道015號國微研發(fā)大樓401
法律狀態(tài) -

摘要

摘要 本發(fā)明提供了一種可編程邏輯芯片時鐘網(wǎng)絡資源的測試方法，包括：配置專用時鐘輸入端口為普通輸入輸出端口；接收自所述普通輸入輸出端口輸入的時鐘信號；配置所述時鐘信號的傳輸路徑并連接至時鐘網(wǎng)絡；其中，所述傳輸路徑包括依次傳遞所述時鐘信號的所述普通輸入輸出端口、可編程互連線、專用時鐘端口的輸出邏輯、I O BANK、專用時鐘端口的輸出邏輯、所述時鐘網(wǎng)絡。本發(fā)明的測試方法，通過配置專用時鐘輸入端口為普通輸入輸出端口，接收自所述普通輸入輸出端口輸入的時鐘信號并連接至時鐘網(wǎng)絡；從而可以只使用一個輸入輸出端口作為時鐘的輸入端口同時可以遍歷到所有的專用時鐘輸入端口，減少測試激勵所使用輸入輸出端口的數(shù)量，提高覆蓋率。