時(shí)鐘校準(zhǔn)電路和可編程邏輯芯片
基本信息
| 申請(qǐng)?zhí)?/td> | CN202110413808.2 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN113315493A | 公開(kāi)（公告）日 | 2021-08-27 |
| 申請(qǐng)公布號(hào) | CN113315493A | 申請(qǐng)公布日 | 2021-08-27 |
| 分類(lèi)號(hào) | H03K5/156（2006.01）I;H03K19/173（2006.01）I | 分類(lèi) | 基本電子電路; |
| 發(fā)明人 | 林協(xié)群;劉可勇;劉磊;馮堅(jiān);馬硝霞 | 申請(qǐng)（專(zhuān)利權(quán)）人 | 深圳市紫光同創(chuàng)電子有限公司 |
| 代理機(jī)構(gòu) | 深圳市智圈知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） | 代理人 | 周獻(xiàn) |
| 地址 | 518000廣東省深圳市南山區(qū)粵海街道高新區(qū)社區(qū)高新南一道015號(hào)國(guó)微研發(fā)大樓401 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本申請(qǐng)?zhí)峁┝艘环N時(shí)鐘校準(zhǔn)電路和可編程邏輯芯片，涉及集成電路技術(shù)領(lǐng)域，改善多個(gè)電路單元間信號(hào)延時(shí)的問(wèn)題。該電路包括：第一延時(shí)電路包括第一延時(shí)單元和第一控制電路，第一延時(shí)單元在第一控制電路的控制下向鑒相器輸入第一輸出時(shí)鐘。第二延時(shí)電路包括第二延時(shí)單元和第二控制電路，第二延時(shí)單元在第二控制電路的控制下向鑒相器輸入第二輸出時(shí)鐘。鑒相器計(jì)算第一輸出時(shí)鐘和第二輸出時(shí)鐘的相位之差得到比較結(jié)果，比較結(jié)果大于或等于相位閾值時(shí)，將比較結(jié)果反饋至第一延時(shí)電路和/或第二延時(shí)電路，第一控制電路根據(jù)比較結(jié)果向鑒相器輸入新的第一輸出時(shí)鐘和/或第二控制電路根據(jù)比較結(jié)果向鑒相器輸入新的第二輸出時(shí)鐘，直至新的比較結(jié)果小于相位閾值。 |
