一種亂序提交指令的裝置及其方法

基本信息

申請?zhí)?/td> CN202111353500.X 申請日 -
公開（公告）號 CN114217859A 公開（公告）日 2022-03-22
申請公布號 CN114217859A 申請公布日 2022-03-22
分類號 G06F9/38（2006.01）I 分類 計算；推算；計數(shù);
發(fā)明人 劉權(quán)勝;余紅斌;劉磊 申請（專利權(quán)）人 廣東賽昉科技有限公司
代理機構(gòu) 上海邦德專利代理事務所（普通合伙） 代理人 周念沙
地址 528300廣東省佛山市順德區(qū)大良街道云路社區(qū)昊陽路2號A區(qū)S201室
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種亂序提交指令的裝置及其方法，包括：指令高速緩沖存儲器、與所述指令高速緩沖存儲器信號連接的取指令模塊、與所述取指令模塊信號連接的指令列隊模塊與CPU分支處理模塊、與所述指令列隊模塊信號連接的解碼器、與所述解碼器信號連接的uop隊列模塊、與所述uop隊列模塊信號連接的重命名寄存器、與所述重命名寄存器信號連接的分配模塊、與分配模塊信號連接的調(diào)度程序模塊及與所述調(diào)度程序模塊信號連接的多個執(zhí)行單元，多個所述執(zhí)行單元信號連接有重新排序緩沖區(qū)，其中一執(zhí)行單元信號連接有數(shù)據(jù)緩沖區(qū)。根據(jù)本發(fā)明，能夠亂序提交流水線中未執(zhí)行完成之后的指令，降低由于指令本身或者L2/內(nèi)存訪問延時帶來的性能損失。