SARADC電路
基本信息
| 申請(qǐng)?zhí)?/td> | CN202110650602.1 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN113258931A | 公開(kāi)（公告）日 | 2021-08-13 |
| 申請(qǐng)公布號(hào) | CN113258931A | 申請(qǐng)公布日 | 2021-08-13 |
| 分類(lèi)號(hào) | H03M1/38（2006.01）I | 分類(lèi) | 基本電子電路; |
| 發(fā)明人 | 劉森;李建平;劉興龍;羅建富;符韜 | 申請(qǐng)（專(zhuān)利權(quán)）人 | 微龕（廣州）半導(dǎo)體有限公司 |
| 代理機(jī)構(gòu) | 上海光華專(zhuān)利事務(wù)所（普通合伙） | 代理人 | 盧炳瓊 |
| 地址 | 510663廣東省廣州市高新技術(shù)產(chǎn)業(yè)開(kāi)發(fā)區(qū)科學(xué)大道18號(hào)A棟十一層1101單元 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明提供一種SAR ADC電路，包括采樣開(kāi)關(guān)電路、第一DAC電容陣列模塊、第二DAC電容陣列模塊、比較器及邏輯控制電路，通過(guò)在SAR ADC電路中額外擴(kuò)展引入第一DAC電容陣列模塊，且由于第一DAC電容陣列模塊中的電容的權(quán)重位所對(duì)應(yīng)的電容的容值為第二DAC電容陣列模塊中的最低權(quán)重位所對(duì)應(yīng)的電容的容值，從而可通過(guò)第一DAC電容陣列模塊以校正第二DAC電容陣列模塊中最低權(quán)重位所對(duì)應(yīng)的比較器的實(shí)際輸出，且可推導(dǎo)至第二DAC電容陣列模塊沒(méi)有的0.5LSB權(quán)重對(duì)應(yīng)的比較器輸出，從而可解決高集成度、高速及高精度的SAR ADC在設(shè)計(jì)中遇到的瓶頸問(wèn)題，大大降低了比較器的設(shè)計(jì)難度，直接提高了SAR ADC的整體轉(zhuǎn)換精度。 |
