一種基于FPGA加速卡的DPDK驅(qū)動(dòng)系統(tǒng)

基本信息

申請(qǐng)?zhí)?/td> CN202110500249.9 申請(qǐng)日 -
公開（公告）號(hào) CN113419780A 公開（公告）日 2021-09-21
申請(qǐng)公布號(hào) CN113419780A 申請(qǐng)公布日 2021-09-21
分類號(hào) G06F9/4401;G06F13/28 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 郭志川;王可;沙猛;黃逍穎 申請(qǐng)（專利權(quán)）人 中科海網(wǎng)（蘇州）網(wǎng)絡(luò)科技有限公司
代理機(jī)構(gòu) 北京方安思達(dá)知識(shí)產(chǎn)權(quán)代理有限公司 代理人 楊青;李彪
地址 100190 北京市海淀區(qū)北四環(huán)西路21號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種基于FPGA加速卡的DPDK驅(qū)動(dòng)系統(tǒng)，部署在X86的服務(wù)器中，該系統(tǒng)包括：DMA模塊、數(shù)據(jù)包收取模塊和數(shù)據(jù)包發(fā)送模塊；其中，DMA模塊，用于根據(jù)網(wǎng)絡(luò)流量動(dòng)態(tài)調(diào)整DMA傳輸數(shù)據(jù)塊的大小，將FPGA加速卡的DDR中的數(shù)據(jù)包以DMA方式傳輸至服務(wù)器的接收內(nèi)存中，還用于采用超時(shí)補(bǔ)包機(jī)制將服務(wù)器的發(fā)送內(nèi)存中的數(shù)據(jù)包以DMA方式傳輸至FPGA加速卡的DDR中；數(shù)據(jù)包收取模塊，用于解析服務(wù)器接收內(nèi)存中的數(shù)據(jù)包，提取時(shí)間戳和包長(zhǎng)信息，并封裝到DPDK的mbuf數(shù)據(jù)結(jié)構(gòu)中；數(shù)據(jù)包發(fā)送模塊，用于對(duì)mbuf數(shù)據(jù)結(jié)構(gòu)中待發(fā)送的數(shù)據(jù)包按照預(yù)定格式進(jìn)行封裝，添加包頭信息后拷貝至服務(wù)器的發(fā)送內(nèi)存。