芯片堆疊結(jié)構(gòu)的連接方法

基本信息

申請?zhí)?/td> CN202111351802.3 申請日 -
公開（公告）號 CN113793811B 公開（公告）日 2022-02-15
申請公布號 CN113793811B 申請公布日 2022-02-15
分類號 H01L21/50（2006.01）I;H01L21/60（2006.01）I;H01L25/065（2006.01）I 分類 基本電氣元件;
發(fā)明人 劉天建;田應超;曹瑞霞;謝冬 申請（專利權(quán)）人 湖北三維半導體集成創(chuàng)新中心有限責任公司
代理機構(gòu) 上海思微知識產(chǎn)權(quán)代理事務所（普通合伙） 代理人 田婷
地址 430205湖北省武漢市東湖新技術(shù)開發(fā)區(qū)高新四路18號新芯生產(chǎn)線廠房及配套設(shè)施2幢O(jiān)S6號
法律狀態(tài) -

摘要

摘要 本發(fā)明提供了一種芯片堆疊結(jié)構(gòu)的連接方法，包括：提供一基板；將至少兩個芯片堆疊結(jié)構(gòu)固定在所述基板上，相鄰的兩個芯片堆疊結(jié)構(gòu)之間具有間隙，每個芯片堆疊結(jié)構(gòu)包括堆疊設(shè)置的多層芯片，每層芯片包括襯底、形成于所述襯底上焊盤以及覆蓋所述襯底和所述焊盤的介質(zhì)層，所述間隙暴露所述焊盤的側(cè)面；去除所述間隙側(cè)面的部分襯底和部分介質(zhì)層，使所述焊盤局部突出于所述介質(zhì)層；在所述芯片堆疊結(jié)構(gòu)和所述基板表面形成連接材料層，去除所述芯片堆疊結(jié)構(gòu)和所述基板表面的連接材料層，形成連接層，相鄰的所述焊盤通過所述連接層連接；以及，填充所述間隙，以使至少兩個芯片堆疊結(jié)構(gòu)連接在一起。解了決芯片面積越大，良率越低的問題。