半導體工藝方法及適用該半導體工藝方法的多腔室工藝設(shè)備

基本信息

申請?zhí)?/td> CN202111553675.5 申請日 -
公開（公告）號 CN114318306A 公開（公告）日 2022-04-12
申請公布號 CN114318306A 申請公布日 2022-04-12
分類號 C23C16/505（2006.01）I;C23C16/52（2006.01）I 分類 對金屬材料的鍍覆；用金屬材料對材料的鍍覆；表面化學處理；金屬材料的擴散處理；真空蒸發(fā)法、濺射法、離子注入法或化學氣相沉積法的一般鍍覆；金屬材料腐蝕或積垢的一般抑制〔2〕;
發(fā)明人 韓軻;錢心嘉;孫瓊 申請（專利權(quán)）人 杭州富芯半導體有限公司
代理機構(gòu) 上海光華專利事務(wù)所（普通合伙） 代理人 丁俊萍
地址 310000浙江省杭州市濱江區(qū)西興街道聯(lián)慧街6號1-1301
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種多腔室工藝設(shè)備，通過預先對第一腔體及第二腔體施予工藝氣體及射頻，分別找出第一初始射頻供應(yīng)時間曲線與氣源供應(yīng)時間曲線間的第一時間差及第二初始射頻供應(yīng)時間曲線與氣源供應(yīng)時間曲線間的第二時間差，再通過第一時間差與第二時間差反饋校正，進而使本發(fā)明多腔室工藝設(shè)備的第一射頻產(chǎn)生單元、第二射頻產(chǎn)生單元與氣源單元均會同步關(guān)閉。因此，本發(fā)明多腔室工藝設(shè)備的第一腔室所沉積的第一基材與第二腔室所沉積的第二基材品質(zhì)較為均勻。