半導(dǎo)體結(jié)構(gòu)及封裝方法

基本信息

申請(qǐng)?zhí)?/td> CN202110379914.3 申請(qǐng)日 -
公開（公告）號(hào) CN113140525A 公開（公告）日 2021-07-20
申請(qǐng)公布號(hào) CN113140525A 申請(qǐng)公布日 2021-07-20
分類號(hào) H01L23/31;H01L25/07;H01L23/498 分類 基本電氣元件;
發(fā)明人 胡楠;孔劍平;王琪;肖敏 申請(qǐng)（專利權(quán)）人 浙江毫微米科技有限公司
代理機(jī)構(gòu) 北京潤(rùn)澤恒知識(shí)產(chǎn)權(quán)代理有限公司 代理人 莎日娜
地址 310000 浙江省杭州市江干區(qū)解放東路29號(hào)迪凱銀座30層
法律狀態(tài) -

摘要

摘要 本申請(qǐng)實(shí)施例提供了一種半導(dǎo)體結(jié)構(gòu)及封裝方法。所述半導(dǎo)體結(jié)構(gòu)包括：第一半導(dǎo)體襯底130；第一重布線層210，設(shè)置于所述第一半導(dǎo)體襯底130之上，第一模塑組合物層400，設(shè)置于所述第一重布線層210之上；其中，所述第一模塑組合物層400的第一結(jié)構(gòu)面403設(shè)置有凹槽401；存儲(chǔ)器502，至少部分設(shè)置于所述凹槽401中；第二重布線層220，設(shè)置于所述第一結(jié)構(gòu)面403上所述凹槽401以外的區(qū)域；處理器501，設(shè)置于所述第二重布線層220之上，并與所述存儲(chǔ)器502至少部分重疊設(shè)置；所述處理器501分別與所述存儲(chǔ)器502、所述第一重布線層210的第一焊盤218電連接。本申請(qǐng)實(shí)施例解決了現(xiàn)有技術(shù)中，CoWoS封裝技術(shù)導(dǎo)致封裝尺寸過(guò)大以及成本增加的問(wèn)題。