一種5G基站保護(hù)芯片制造工藝
基本信息
| 申請(qǐng)?zhí)?/td> | CN202010768084.9 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN111863616A | 公開（公告）日 | 2020-10-30 |
| 申請(qǐng)公布號(hào) | CN111863616A | 申請(qǐng)公布日 | 2020-10-30 |
| 分類號(hào) | H01L21/329(2006.01)I | 分類 | 基本電氣元件; |
| 發(fā)明人 | 崔文榮 | 申請(qǐng)（專利權(quán)）人 | 江蘇晟馳微電子有限公司 |
| 代理機(jī)構(gòu) | 北京天盾知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人 | 江蘇晟馳微電子有限公司 |
| 地址 | 226600江蘇省南通市海安經(jīng)濟(jì)技術(shù)開發(fā)區(qū)康華路55號(hào) | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開了一種5G基站保護(hù)芯片制造工藝，涉及5G基站技術(shù)領(lǐng)域，具體為一種5G基站保護(hù)芯片制造工藝，所述包括以下步驟：S1、擴(kuò)散前處理；S2、氧化；S4、雙面開管磷沉積；S5、開管擴(kuò)磷；S6、蝕刻溝槽；S7、電泳鈍化；S8、完成芯片制造。該5G基站保護(hù)芯片制造工藝設(shè)置的芯片采取臺(tái)面工藝，芯片臺(tái)面附近區(qū)域設(shè)計(jì)的輔助溝槽結(jié)構(gòu)，當(dāng)外加最高反向電壓時(shí)，P型基區(qū)耗盡層被限制在基區(qū)以內(nèi)，其擊穿電壓高于主體結(jié)擊穿電壓，使主體結(jié)區(qū)域先擊穿，漏電流分布于主體結(jié)區(qū)域，而輔助結(jié)區(qū)域不發(fā)生擊穿，從而提高了高電壓瞬態(tài)電壓抑制器的耐壓性能，同時(shí)提高瞬態(tài)電壓抑制器的抗浪涌能力及可靠性。?? |
