一種低電容ESD芯片制造工藝

基本信息

申請(qǐng)?zhí)?/td> CN202110584911.3 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN113270317A 公開(kāi)（公告）日 2021-08-17
申請(qǐng)公布號(hào) CN113270317A 申請(qǐng)公布日 2021-08-17
分類號(hào) H01L21/329（2006.01）I;H01L21/66（2006.01）I 分類 基本電氣元件;
發(fā)明人 崔文榮 申請(qǐng)（專利權(quán)）人 江蘇晟馳微電子有限公司
代理機(jī)構(gòu) 北京天盾知識(shí)產(chǎn)權(quán)代理有限公司 代理人 丁桂紅
地址 226600江蘇省南通市海安經(jīng)濟(jì)技術(shù)開(kāi)發(fā)區(qū)康華路55號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明屬于ESD芯片制造領(lǐng)域，尤其是一種低電容ESD芯片制造工藝，針對(duì)現(xiàn)有的ESD芯片漏電流高，電容值高問(wèn)題，現(xiàn)提出如下方案，其包括以下步驟：S1、擴(kuò)散前處理：采用N型外延襯底，通過(guò)酸、SC3#配方清洗工序，對(duì)硅片表面進(jìn)行化學(xué)處理；S2、零層光刻，初氧；S3、基區(qū)光刻：正膠工藝刻出基區(qū)；S4、基區(qū)補(bǔ)硼；S5、硼氧化：生成薄氧；S6、正面接觸區(qū)光刻，正面蒸鋁，正面金屬光刻；S7、真空合金，中檢；S8、正面貼膜保護(hù)，背面磨片，背面蒸鈦鎳銀錫；S9、測(cè)試，本發(fā)明漏電流低，電容值低。