一種高導(dǎo)通低漏電的肖特基芯片
基本信息
申請?zhí)?/td> | CN201921868925.2 | 申請日 | - |
公開(公告)號 | CN210516734U | 公開(公告)日 | 2020-05-12 |
申請公布號 | CN210516734U | 申請公布日 | 2020-05-12 |
分類號 | H01L29/872;H01L29/06 | 分類 | 基本電氣元件; |
發(fā)明人 | 薛濤;關(guān)仕漢;遲曉麗 | 申請(專利權(quán))人 | 淄博漢林半導(dǎo)體有限公司 |
代理機(jī)構(gòu) | 淄博佳和專利代理事務(wù)所(普通合伙) | 代理人 | 商曉 |
地址 | 255086 山東省淄博市高新區(qū)政通路135號高科技創(chuàng)業(yè)園C416室 | ||
法律狀態(tài) | - |
摘要
摘要 | 一種高導(dǎo)通低漏電的肖特基芯片,屬于半導(dǎo)體技術(shù)領(lǐng)域。包括襯底,在襯底表面設(shè)置有外延層,在外延層中部形成肖特基界面(4),其特征在于:所述的外延層包括第一外延層和第二外延層,在肖特基界面(4)下部的第二外延層內(nèi)間隔設(shè)置有多個(gè)第二單晶硅區(qū)(5),在每一個(gè)第二單晶硅區(qū)(5)的下方分別設(shè)置有第一單晶硅區(qū)(3),第二單晶硅區(qū)(5)的寬度大于其底部對應(yīng)的第一單晶硅區(qū)(3)的寬度。在本高導(dǎo)通低漏電的肖特基芯片中,設(shè)置有兩層外延層,并通過設(shè)置第一單晶硅區(qū)和第二單晶硅區(qū),可以有效阻斷反向電流,同時(shí)有效增大肖特基界面的面積,降低了正向?qū)ǖ碾娮?,因此增大了正向?qū)娏鳌?/td> |
