一種堆疊半導(dǎo)體器件封裝結(jié)構(gòu)及其制備方法

基本信息

申請?zhí)?/td> CN202110564451.8 申請日 -
公開（公告）號 CN113140550A 公開（公告）日 2021-07-20
申請公布號 CN113140550A 申請公布日 2021-07-20
分類號 H01L25/065（2006.01）I;H01L21/98（2006.01）I;H01L23/31（2006.01）I;H01L21/50（2006.01）I;H01L21/56（2006.01）I 分類 基本電氣元件;
發(fā)明人 卞龍飛 申請（專利權(quán)）人 湖南越摩先進(jìn)半導(dǎo)體有限公司
代理機(jī)構(gòu) 北京品源專利代理有限公司 代理人 孟金喆
地址 湖南省株洲市株洲云龍示范區(qū)云龍大道1288號創(chuàng)客大廈四樓A151室
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種堆疊半導(dǎo)體器件封裝結(jié)構(gòu)及其制備方法。堆疊半導(dǎo)體器件封裝結(jié)構(gòu)包括：基板；層疊設(shè)置于基板上的n個芯片，第一個芯片與基板的距離最小，距離基板越近，芯片的尺寸越大；第k個芯片遠(yuǎn)離基板的表面以及靠近基板的表面均設(shè)置有連接部，第k個芯片通過靠近基板表面的連接部連接第k?1個芯片；其中，2≤k≤n，k和n均為正整數(shù)；導(dǎo)電連接體，導(dǎo)電連接體設(shè)置基板上，并位于芯片的周圍；塑封體，塑封體塑封各芯片和導(dǎo)電連接體，并暴露出導(dǎo)電連接體和第n個芯片遠(yuǎn)離基板表面的連接部；重布線層，連接暴露出的導(dǎo)電連接體和暴露出的連接部。本發(fā)明達(dá)到了提高堆疊半導(dǎo)體器件封裝結(jié)構(gòu)的可靠性的效果。