集成保護(hù)芯片結(jié)構(gòu)
基本信息
| 申請(qǐng)?zhí)?/td> | CN202022052283.8 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN212848405U | 公開(kāi)（公告）日 | 2021-03-30 |
| 申請(qǐng)公布號(hào) | CN212848405U | 申請(qǐng)公布日 | 2021-03-30 |
| 分類號(hào) | H01L27/06(2006.01)I;H01L29/06(2006.01)I | 分類 | 基本電氣元件; |
| 發(fā)明人 | 劉宗賀;吳沛東;姚秀珍 | 申請(qǐng)（專利權(quán)）人 | 深圳長(zhǎng)晶微電子有限公司 |
| 代理機(jī)構(gòu) | 深圳市宏德雨知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） | 代理人 | 李捷 |
| 地址 | 518000廣東省深圳市龍崗區(qū)布吉街道文景社區(qū)廣場(chǎng)路中安大廈1803-11 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本實(shí)用新型提供一種集成保護(hù)芯片結(jié)構(gòu)，其包括N型襯底、雙向TVS結(jié)構(gòu)、雙向TSS結(jié)構(gòu)、第一表面結(jié)構(gòu)和第二表面結(jié)構(gòu)，雙向TVS結(jié)構(gòu)設(shè)置在N型襯底上，用于線路保護(hù)，包括第一P型雜質(zhì)和第二P型雜質(zhì)，第一P型雜質(zhì)和第二P型雜質(zhì)分別設(shè)置在N型襯底兩端，雙向TSS結(jié)構(gòu)設(shè)置在N型襯底上，用于泄放掉雙向TVS結(jié)構(gòu)不能承載的大電流，第一表面結(jié)構(gòu)設(shè)置在N型襯底一端，用于芯片封裝焊接，第二表面結(jié)構(gòu)設(shè)置在N型襯底遠(yuǎn)離第一表面結(jié)構(gòu)的一端，用于芯片封裝焊接。本實(shí)用新型的集成保護(hù)芯片結(jié)構(gòu)成本低，占用線路板空間小。?? |
