一種FPGA延時(shí)裝置及方法

基本信息

申請(qǐng)?zhí)?/td> CN201710088359.2 申請(qǐng)日 -
公開（公告）號(hào) CN106843051A 公開（公告）日 2019-05-03
申請(qǐng)公布號(hào) CN106843051A 申請(qǐng)公布日 2019-05-03
分類號(hào) G05B19/042 分類 控制；調(diào)節(jié);
發(fā)明人 張帥;陳杰 申請(qǐng)（專利權(quán)）人 山東星秒光電科技有限公司
代理機(jī)構(gòu) 北京中博世達(dá)專利商標(biāo)代理有限公司 代理人 申健
地址 201812 上海市嘉定區(qū)鶴旋路58弄18號(hào)1201室
法律狀態(tài) -

摘要

摘要 本申請(qǐng)公開了一種FPGA延時(shí)裝置及方法，涉及信號(hào)處理技術(shù)領(lǐng)域，能夠在保持較低成本和較低硬件復(fù)雜度的同時(shí)，提高延時(shí)時(shí)間的精度和測(cè)量的時(shí)間間隔的精度。本申請(qǐng)的延時(shí)裝置包括延時(shí)調(diào)整模塊和測(cè)量模塊，其中，延時(shí)調(diào)整模塊用于根據(jù)延時(shí)時(shí)間延后或提前第一信號(hào)；測(cè)量模塊與延時(shí)調(diào)整模塊連接，測(cè)量模塊用于確定指定時(shí)間間隔，指定時(shí)間間隔為經(jīng)延時(shí)調(diào)整模塊調(diào)整后的第一信號(hào)所在時(shí)刻，與第二信號(hào)中對(duì)應(yīng)于調(diào)整后第一信號(hào)的周期的起始時(shí)刻之間的時(shí)間間隔，第二信號(hào)為周期信號(hào)。本申請(qǐng)適用于延時(shí)信號(hào)。