一種嵌入式FPGA存儲(chǔ)電路及其控制方法
基本信息
| 申請(qǐng)?zhí)?/td> | CN202110012407.6 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN112687310A | 公開（公告）日 | 2021-04-20 |
| 申請(qǐng)公布號(hào) | CN112687310A | 申請(qǐng)公布日 | 2021-04-20 |
| 分類號(hào) | G11C11/417(2006.01)I | 分類 | 信息存儲(chǔ); |
| 發(fā)明人 | 汪泳江 | 申請(qǐng)（專利權(quán)）人 | 旋智科技（深圳）有限公司 |
| 代理機(jī)構(gòu) | 北京展翅星辰知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人 | 王文生 |
| 地址 | 518054廣東省深圳市南山區(qū)粵海街道香港科技大學(xué)產(chǎn)學(xué)研大樓411-2 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開了一種嵌入式FPGA存儲(chǔ)電路及其控制方法，包括：CMOS存儲(chǔ)拓?fù)潢嚵小⑽痪€陣列和字線陣列，所述CMOS存儲(chǔ)拓?fù)潢嚵邪∕行×N列的存儲(chǔ)器，所述位線陣列包括N個(gè)位線單元，字線陣列包括M個(gè)字線單元；每個(gè)字線單元控制一行存儲(chǔ)器，每個(gè)位線單元控制一列存儲(chǔ)器；每個(gè)所述存儲(chǔ)器包括相連的傳輸門和存儲(chǔ)單元；每個(gè)字線單元的字線P控制端與所在行的每個(gè)存儲(chǔ)器的所述傳輸門的PMOS控制端相連；所述每個(gè)字線單元的字線N控制端與所在行的每個(gè)存儲(chǔ)器的所述傳輸門的NMOS控制端相連；每個(gè)字線單元的本地線控制端與所在行的每個(gè)存儲(chǔ)器的存儲(chǔ)單元控制端相連；每個(gè)位線單元的位線控制端與所在列的每個(gè)存儲(chǔ)器的所述傳輸門的讀寫控制端相連。?? |
