混合非易失性存儲(chǔ)器結(jié)構(gòu)及其方法

基本信息

申請(qǐng)?zhí)?/td> CN201710842744.1 申請(qǐng)日 -
公開（公告）號(hào) CN107910031A 公開（公告）日 2018-04-13
申請(qǐng)公布號(hào) CN107910031A 申請(qǐng)公布日 2018-04-13
分類號(hào) G11C14/00 分類 信息存儲(chǔ);
發(fā)明人 駱志炯;王澍;金曉明 申請(qǐng)（專利權(quán)）人 上海博維邏輯半導(dǎo)體技術(shù)有限公司
代理機(jī)構(gòu) 北京博雅睿泉專利代理事務(wù)所（特殊普通合伙） 代理人 上海博維邏輯半導(dǎo)體技術(shù)有限公司
地址 201306 上海市浦東新區(qū)泥城鎮(zhèn)云端路1412弄15號(hào)2樓
法律狀態(tài) -

摘要

摘要 這里一般描述了用于包括多個(gè)SRAM緩沖器的混合非易失性存儲(chǔ)器結(jié)構(gòu)的技術(shù)。首先通過執(zhí)行存取隊(duì)列緩沖讀/寫操作，可以對(duì)非易失性讀/寫操作實(shí)現(xiàn)SRAM存取時(shí)間。SRAM緩沖器可以作為系統(tǒng)SRAM共享。在其他示例中，根據(jù)一些實(shí)施例的混合非易失性存儲(chǔ)器可以包括高速塊和高耐久性塊以存儲(chǔ)具有不同存取需求的不同類型的數(shù)據(jù)。混合非易失性存儲(chǔ)器還可以包括用于存儲(chǔ)非頻繁改變的數(shù)據(jù)的正常塊。