高速ADC芯片的自動測試平臺及其軟件架構(gòu)設(shè)計方法

基本信息

申請?zhí)?/td> CN201710433927.8 申請日 -
公開（公告）號 CN107390109B 公開（公告）日 2019-12-24
申請公布號 CN107390109B 申請公布日 2019-12-24
分類號 G01R31/28 分類 測量；測試;
發(fā)明人 王潛 申請（專利權(quán)）人 蘇州迅芯微電子有限公司
代理機構(gòu) 西安通大專利代理有限責任公司 代理人 蘇州迅芯微電子有限公司
地址 215028 江蘇省蘇州市蘇州工業(yè)園區(qū)星湖街218號A—110C單元
法律狀態(tài) -

摘要

摘要 本發(fā)明公開一種高速ADC芯片的自動測試平臺及其軟件架構(gòu)設(shè)計方法，設(shè)計方法包括：步驟1、FPGA底層邏輯驅(qū)動設(shè)計：FPGA底層邏輯部分，完成硬件基礎(chǔ)的搭建，包括實現(xiàn)硬件模塊的底層邏輯控制、基礎(chǔ)計算和軟核硬件配置；主要設(shè)計包括被測高速ADC的同步驅(qū)動算法設(shè)計、校準算法設(shè)計、板載高精度ADC/DAC和寄存器陣列的硬件驅(qū)動設(shè)計、硬件FFT運算；步驟2、測試參數(shù)獲?。篎PGA軟核接收上位機命令控制測試流程，并發(fā)送命令給FPGA硬件程序，驅(qū)動外部電路，獲取數(shù)據(jù)，應(yīng)用處理算法，得出測試參數(shù)數(shù)值；測試參數(shù)主要分為靜態(tài)參數(shù)和動態(tài)參數(shù)；步驟3、上位機程序設(shè)計。實現(xiàn)了同時測量芯片的高精度電平特性與高速率數(shù)據(jù)特性，并通過編程控制，可實現(xiàn)“一鍵獲取”。