一種信號解調(diào)解碼方法、裝置及計算機(jī)可讀存儲介質(zhì)
基本信息
申請?zhí)?/td> | CN202110527648.4 | 申請日 | - |
公開(公告)號 | CN113271276A | 公開(公告)日 | 2021-08-17 |
申請公布號 | CN113271276A | 申請公布日 | 2021-08-17 |
分類號 | H04L27/14 | 分類 | 電通信技術(shù); |
發(fā)明人 | 王聰穎;舒文麗;翟昊方;張瑞 | 申請(專利權(quán))人 | 華潤深圳灣發(fā)展有限公司科學(xué)技術(shù)研究分公司 |
代理機(jī)構(gòu) | 深圳市恒申知識產(chǎn)權(quán)事務(wù)所(普通合伙) | 代理人 | 龍丹丹 |
地址 | 518000 廣東省深圳市南山區(qū)粵海街道高新南七道19號清華大學(xué)研究院A302室 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明公開了一種信號解調(diào)解碼方法、裝置及計算機(jī)可讀存儲介質(zhì),通過比較器將輸入的2FSK信號的幅度二分為高低電平兩種;在比較器的輸出端通過高頻時鐘進(jìn)行上升沿之間的計數(shù),得到N周期計數(shù)和值;根據(jù)N周期計數(shù)和值計算N周期計數(shù)平均值;基于N周期計數(shù)和值以及N周期計數(shù)平均值對2FSK信號進(jìn)行解碼。通過本發(fā)明的實(shí)施,在信號解調(diào)解碼系統(tǒng)的模擬電路部分采用一個比較器代替ADC采樣電路,同時數(shù)字電路部分僅在計數(shù)過程中采用高頻時鐘,而其余數(shù)據(jù)運(yùn)算僅需通過一些低頻的數(shù)據(jù)運(yùn)算即可實(shí)現(xiàn)2FSK信號的解調(diào),保證了信號解調(diào)解碼效率,降低了邏輯運(yùn)算的速度,并有效削減了系統(tǒng)開銷。 |
