嵌入式存儲接口數(shù)據(jù)傳輸方法、裝置、計算機設(shè)備及介質(zhì)

基本信息

申請?zhí)?/td> CN201810480029.2 申請日 -
公開（公告）號 CN108804343B 公開（公告）日 2022-06-07
申請公布號 CN108804343B 申請公布日 2022-06-07
分類號 G06F12/02（2006.01）I;G06F12/0871（2016.01）I;G06F13/28（2006.01）I 分類 計算；推算；計數(shù);
發(fā)明人 周冬華 申請（專利權(quán)）人 記憶科技（深圳）有限公司
代理機構(gòu) 深圳市精英專利事務(wù)所 代理人 -
地址 518067廣東省深圳市南山區(qū)蛇口街道蛇口后海大道東角頭廠房D14/F、D24/F、D15/F
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及嵌入式存儲接口數(shù)據(jù)傳輸方法、裝置、計算機設(shè)備及介質(zhì)，該方法包括設(shè)置緩存區(qū)管理模塊；獲取需要傳輸?shù)臄?shù)據(jù)，進行數(shù)據(jù)傳輸；將DMA回收緩存單元的位置移至DMA數(shù)據(jù)傳輸完成線處，進行計算，獲取相關(guān)信息；根據(jù)相關(guān)信息，回收已傳輸?shù)臄?shù)據(jù)；重置緩存區(qū)管理模塊的管理信息。本發(fā)明通過設(shè)置在緩存單元形成列隊中設(shè)置算法模塊提交緩存單元的位置、算法模塊回收緩存單元的位置、DMA配置緩存單元的位置以及DMA回收緩存單元的位置，利用這四個位置與DMA數(shù)據(jù)傳輸完成線配合的方式，進行數(shù)據(jù)傳輸、已完成傳輸數(shù)據(jù)量的計算，且驅(qū)動算法模塊與緩存區(qū)管理單元的處理流程同步并行處理，實現(xiàn)提高存儲系統(tǒng)的帶寬。