一種分頻器電路及頻率合成器

基本信息

申請?zhí)?/td> CN202210135230.3 申請日 -
公開（公告）號 CN114337652A 公開（公告）日 2022-04-12
申請公布號 CN114337652A 申請公布日 2022-04-12
分類號 H03K23/52（2006.01）I;H03L7/18（2006.01）I 分類 基本電子電路;
發(fā)明人 何力;楊奕 申請（專利權）人 山東兆通微電子有限公司
代理機構 北京集佳知識產(chǎn)權代理有限公司 代理人 錢灣灣
地址 250131山東省濟南市歷城區(qū)洪家樓街道二環(huán)東路2277號金橋國際2-1105A5號
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及電路設計領域，公開了一種分頻器電路及頻率合成器，輸出單元的輸入端均為低電平時分頻器電路開始工作，初始時鐘信號的第一個上升沿到來之前，輸出單元輸出為高電平的分頻時鐘信號；初始時鐘信號的第一個上升沿來臨后，輸出單元的M個輸入端對應的二進制數(shù)等于分頻比輸入N，由于計數(shù)單元的作用，初始時鐘信號的上升沿每到來一次時，輸出單元的M個輸入端對應的二進制數(shù)就會減一，在此期間分頻時鐘信號始終為低電平，直至初始時鐘信號的第N個上升沿來臨后分頻時鐘信號再次變?yōu)楦唠娖竭M入下一個周期，可見分頻時鐘信號的周期為初始時鐘信號的N+1倍，實現(xiàn)了將初始時鐘信號分頻的目的，且設計流程簡單。