一種時鐘信號占空比修調電路

基本信息

申請?zhí)?/td> CN202210135216.3 申請日 -
公開（公告）號 CN114337607A 公開（公告）日 2022-04-12
申請公布號 CN114337607A 申請公布日 2022-04-12
分類號 H03K3/017（2006.01）I 分類 基本電子電路;
發(fā)明人 何力;楊奕 申請（專利權）人 山東兆通微電子有限公司
代理機構 北京集佳知識產權代理有限公司 代理人 錢灣灣
地址 250131山東省濟南市歷城區(qū)洪家樓街道二環(huán)東路2277號金橋國際2-1105A5號
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及集成電路領域，公開了一種時鐘信號占空比修調電路，輸入時鐘信號經由低通濾波器鈍化后連接到比較器的正輸入端，比較器、占空比調控模塊和運算放大器構成負反饋回路，當輸出時鐘信號的占空比不為預設占空比時，占空比調控模塊通過改變運算放大器的同相輸入端的電壓調節(jié)運算放大器的輸出電壓，當運算放大器的輸出電壓改變時，比較器輸出的輸出時鐘信號的占空比也會發(fā)生變化，而輸出時鐘信號的占空比又會通過占空比調控模塊影響運算放大器的同相輸入端的電壓，直至輸出時鐘信號的占空比穩(wěn)定在預設占空比?？梢?，本發(fā)明中輸出時鐘信號的占空比的調節(jié)范圍不受初始時鐘信號的占空比的限制。