一種具有壓敏電阻的ESD保護低壓超結(jié)MOSFET及其制造方法

基本信息

申請?zhí)?/td> CN201610789862.6 申請日 -
公開（公告）號 CN106206551B 公開（公告）日 2018-11-16
申請公布號 CN106206551B 申請公布日 2018-11-16
分類號 H01L23/62;H01L29/06;H01L29/41;H01L29/78;H01L21/336 分類 基本電氣元件;
發(fā)明人 張雨;劉俠;楊東林;羅義 申請（專利權(quán)）人 芯派科技股份有限公司
代理機構(gòu) 西安通大專利代理有限責(zé)任公司 代理人 西安芯派電子科技有限公司
地址 710077 陜西省西安市高新區(qū)天谷八路188號環(huán)普科技產(chǎn)業(yè)園E座101
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種具有壓敏電阻的ESD保護低壓超結(jié)MOSFET及其制造方法，包括硅外延層，硅外延層外依次設(shè)置有場氧化層和介質(zhì)層；其中硅外延層內(nèi)設(shè)置有阱區(qū)，阱區(qū)上設(shè)置有源區(qū)，源區(qū)直接與介質(zhì)層連接；場氧化層分別與多晶ESD結(jié)構(gòu)和多晶壓敏電阻連接，多晶壓敏電阻與第一金屬層連接；多晶ESD結(jié)構(gòu)與第二金屬層連接；有源區(qū)與第三金屬層連接。通過在MOSFET的柵極和源極增加一個壓敏電阻，解決了在常規(guī)需求下MOSFET器件測試不到柵極漏電流Igss真實電流的問題，并且還能夠?qū)崿F(xiàn)對單個低壓超結(jié)MOSFET及單個ESD模塊的測試。