基于FPGA內(nèi)嵌處理器的虛擬仿真測(cè)試方法
基本信息
| 申請(qǐng)?zhí)?/td> | CN202110334725.4 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN113139359A | 公開(kāi)（公告）日 | 2021-07-20 |
| 申請(qǐng)公布號(hào) | CN113139359A | 申請(qǐng)公布日 | 2021-07-20 |
| 分類(lèi)號(hào) | G06F30/34;G06F30/331 | 分類(lèi) | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 王文宇;易鑫;李靜 | 申請(qǐng)（專(zhuān)利權(quán)）人 | 西安潤(rùn)道智檢科技有限公司 |
| 代理機(jī)構(gòu) | 西安恒泰知識(shí)產(chǎn)權(quán)代理事務(wù)所 | 代理人 | 王芳 |
| 地址 | 710000 陜西省西安市高新區(qū)西太路526號(hào)信息產(chǎn)業(yè)園二期4號(hào)樓A2-03 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開(kāi)了一種基于FPGA內(nèi)嵌處理器的虛擬仿真測(cè)試方法，包括如下步驟：步驟1，查看被測(cè)FPGA軟件開(kāi)發(fā)環(huán)境，如果是使用MicroBlaze系列開(kāi)發(fā)，則執(zhí)行步驟2；如果被測(cè)FPGA軟件使用Zynp系列開(kāi)發(fā)，則執(zhí)行步驟3；步驟2：連接及轉(zhuǎn)換文件：將被測(cè)FPGA軟件中C語(yǔ)言轉(zhuǎn)換為可執(zhí)行文件；然后讀取可執(zhí)行文件，進(jìn)行仿真測(cè)試；步驟3，編寫(xiě)總線BFM文件，使用BFM文件替換原硬核IP，調(diào)用BFM文件進(jìn)行仿真測(cè)試。本發(fā)明的虛擬仿真測(cè)試方法能夠?qū)崿F(xiàn)兩種語(yǔ)言協(xié)同開(kāi)發(fā)的FPGA內(nèi)嵌處理器虛擬仿真測(cè)試。從而不僅保證了設(shè)計(jì)的正確性、完善性，又杜絕了后續(xù)生產(chǎn)工作中因設(shè)計(jì)而引發(fā)的錯(cuò)誤，即節(jié)約了經(jīng)濟(jì)成本、又保證了項(xiàng)目如期地完成。 |
