PCS子層邏輯功能的檢測(cè)方法、裝置、電子設(shè)備及存儲(chǔ)介質(zhì)

基本信息

申請(qǐng)?zhí)?/td> CN202111065853.X 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN113986625A 公開(kāi)（公告）日 2022-01-28
申請(qǐng)公布號(hào) CN113986625A 申請(qǐng)公布日 2022-01-28
分類號(hào) G06F11/22（2006.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 萬(wàn)振華;王頡;李民鋒;張海春 申請(qǐng)（專利權(quán)）人 開(kāi)源網(wǎng)安物聯(lián)網(wǎng)技術(shù)（武漢）有限公司
代理機(jī)構(gòu) 廣州三環(huán)專利商標(biāo)代理有限公司 代理人 張艷美;劉光明
地址 518000廣東省深圳市龍華區(qū)民治街道民樂(lè)社區(qū)星河WORLD二期E棟401-405
法律狀態(tài) -

摘要

摘要 本發(fā)明公開(kāi)了一種PCS子層邏輯功能的檢測(cè)方法、裝置、電子設(shè)備及存儲(chǔ)介質(zhì)，其中方法包括：生成第一測(cè)試激勵(lì)，第一測(cè)試激勵(lì)包括數(shù)據(jù)塊和/或控制塊；PCS子層發(fā)送端接收并編碼第一測(cè)試激勵(lì)，根據(jù)編碼后的數(shù)據(jù)得到對(duì)應(yīng)分配至多個(gè)發(fā)送通道的多個(gè)分發(fā)數(shù)據(jù)；對(duì)至少部分分發(fā)數(shù)據(jù)進(jìn)行延遲和/或擾亂順序以得到擾亂后的數(shù)據(jù)；PCS子層接收端接收并還原擾亂后的數(shù)據(jù)以得到還原數(shù)據(jù)；比較還原數(shù)據(jù)和第二測(cè)試激勵(lì)，第二測(cè)試激勵(lì)為第一測(cè)試激勵(lì)或者與第一測(cè)試激勵(lì)相同。本發(fā)明通過(guò)對(duì)至少部分分發(fā)數(shù)據(jù)進(jìn)行延遲和/或擾亂順序，以達(dá)到模擬數(shù)據(jù)通過(guò)PMA子層時(shí)發(fā)生延遲和/或亂序現(xiàn)象的效果，避免數(shù)據(jù)直接穿越PMA子層，有利于快速、準(zhǔn)確地檢測(cè)PCS子層邏輯功能。