DRAMLessSSDNAND編程出錯的優(yōu)化方法、裝置及介質(zhì)

基本信息

申請?zhí)?/td> CN202210060609.2 申請日 -
公開（公告）號 CN114420192A 公開（公告）日 2022-04-29
申請公布號 CN114420192A 申請公布日 2022-04-29
分類號 G11C29/44（2006.01）I 分類 信息存儲;
發(fā)明人 王猛;徐偉華;韓道靜 申請（專利權(quán)）人 蘇州憶聯(lián)信息系統(tǒng)有限公司
代理機構(gòu) 深圳市精英專利事務(wù)所 代理人 李燕娥
地址 215000江蘇省蘇州市中國（江蘇）自由貿(mào)易試驗區(qū)蘇州片區(qū)蘇州工業(yè)園區(qū)星湖街328號7棟4樓001
法律狀態(tài) -

摘要

摘要 本發(fā)明實施例公開了一種DRAMLess SSD NAND編程出錯的優(yōu)化方法、裝置及介質(zhì)，其中方法包括：將待編程數(shù)據(jù)寫入SSD的寫緩存區(qū)；從寫緩存區(qū)將待編程數(shù)據(jù)發(fā)送至NAND的緩沖寄存器中；將NAND的緩沖寄存器中的待編程數(shù)據(jù)發(fā)送至NAND的存儲數(shù)據(jù)的物理陣列中進行編程；當(dāng)待編程數(shù)據(jù)發(fā)送至NAND的緩沖寄存器后立即釋放SSD的寫緩存區(qū)中的待編程數(shù)據(jù)；當(dāng)NAND的存儲數(shù)據(jù)的物理陣列編程完成后反饋編程是否成功的狀態(tài)；當(dāng)NAND物理陣列編程出錯時將NAND的緩沖寄存器中的待編程數(shù)據(jù)重新發(fā)送至NAND的存儲數(shù)據(jù)的物理陣列中進行編程。本發(fā)明針對DRAMLess的SSD，通過NAND的緩沖寄存器作為編程出錯時的數(shù)據(jù)備份恢復(fù)區(qū)，既保障了DRAMLess這類SSD的寫性能要求，又保障了數(shù)據(jù)可靠性。