一種通過硬件發(fā)包機制提升路由下發(fā)效率的方法及系統(tǒng)

基本信息

申請?zhí)?/td> CN202010544458.9 申請日 -
公開（公告）號 CN111865804B 公開（公告）日 2022-03-11
申請公布號 CN111865804B 申請公布日 2022-03-11
分類號 H04L45/74（2022.01）I;H04L45/741（2022.01）I;H04L45/7453（2022.01）I;H04L45/745（2022.01）I;H04L45/748（2022.01）I 分類 電通信技術(shù);
發(fā)明人 王歡 申請（專利權(quán)）人 武漢飛思靈微電子技術(shù)有限公司
代理機構(gòu) 武漢智權(quán)專利代理事務(wù)所（特殊普通合伙） 代理人 邱云雷
地址 430000湖北省武漢市東湖高新技術(shù)開發(fā)區(qū)高新四路6號
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種通過硬件發(fā)包機制提升路由下發(fā)效率的方法及系統(tǒng)，涉及路由技術(shù)領(lǐng)域，本發(fā)明通過將待配置的低掩碼路由映射到硬件發(fā)包器的數(shù)據(jù)包內(nèi)容中，通過硬件發(fā)包器發(fā)包實現(xiàn)將低掩碼路由下發(fā)至DRAM當(dāng)中。硬件發(fā)包器可以一次下發(fā)多個報文，用來替代現(xiàn)有技術(shù)通過CPU一條一條地下發(fā)大量的條目進行下一跳覆蓋的方式，不僅可以提高路由的下表速率，且與傳統(tǒng)的TCAM方式相比，能夠提升低掩碼的路由容量。