并行存取裝置和方法以及芯片

基本信息

申請(qǐng)?zhí)?/td> CN201911406669.X 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN111158757A 公開(kāi)（公告）日 2020-05-15
申請(qǐng)公布號(hào) CN111158757A 申請(qǐng)公布日 2020-05-15
分類號(hào) G06F9/38 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 楊龔軼凡;鄭瀚尋;闖小明;周遠(yuǎn)航 申請(qǐng)（專利權(quán)）人 深圳芯英科技有限公司
代理機(jī)構(gòu) - 代理人 -
地址 518057 廣東省深圳市南山區(qū)粵海街道科技生態(tài)園10棟B座5-15
法律狀態(tài) -

摘要

摘要 本發(fā)明實(shí)施例公開(kāi)了一種并行存取方法和裝置以及芯片，可用于實(shí)現(xiàn)集成電路技術(shù)領(lǐng)域中數(shù)據(jù)的并行存儲(chǔ)或讀取操作。通過(guò)地址生成器為多個(gè)車道生成目標(biāo)地址，車道按照目標(biāo)地址訪問(wèn)RAM存儲(chǔ)器中相應(yīng)的存儲(chǔ)位置，并行進(jìn)行數(shù)據(jù)存取操作。本發(fā)明中的地址生成器在為車道生成目標(biāo)地址時(shí)，使用車道步長(zhǎng)生成單元來(lái)生成車道步長(zhǎng)，其中車道步長(zhǎng)為步長(zhǎng)的K倍，且在同一條SIMD控制指令控制下，生成的車道步長(zhǎng)不同，以此來(lái)確保地址生成單元生成的目標(biāo)地址不會(huì)構(gòu)成訪問(wèn)沖突。因此，本發(fā)明能夠保證在車道并行無(wú)沖突訪問(wèn)存儲(chǔ)器的前提下降低相關(guān)硬件的功耗，同時(shí)還縮短了進(jìn)行數(shù)據(jù)并行存取操作的整體耗時(shí)。