基于FPGA的信號時差測量方法及時間數(shù)字轉(zhuǎn)換器

基本信息

申請?zhí)?/td> CN201410491346.6 申請日 -
公開（公告）號 CN104199276B 公開（公告）日 2017-01-11
申請公布號 CN104199276B 申請公布日 2017-01-11
分類號 G04F10/04(2006.01)I 分類 測時學;
發(fā)明人 李亞鋒;張振軍 申請（專利權(quán)）人 深圳潤旭光電科技有限公司
代理機構(gòu) 北京市盈科律師事務(wù)所 代理人 馬麗麗
地址 510000 廣東省廣州市高新技術(shù)產(chǎn)業(yè)開發(fā)區(qū)科學城科匯發(fā)展中心1604號
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種基于FPGA的信號時差測量方法，其包括：接收到第一信號時，產(chǎn)生慢時鐘信號，同時對慢時鐘信號的周期進行計數(shù)；接收到第二信號時，產(chǎn)生快時鐘信號，利用快時鐘信號的上升沿去檢測慢時鐘信號的電平，同時對快時鐘信號的周期進行計數(shù)；若利用快時鐘信號的上升沿檢測到慢時鐘信號的電平發(fā)生變化，則產(chǎn)生一標識信號，并停止對快時鐘信號和慢時鐘信號信號的周期的計數(shù)；根據(jù)標識信號產(chǎn)生時，慢時鐘信號的電平是處于上升沿還是處于下降沿，結(jié)合慢時鐘信號的周期及計數(shù)所得的周期個數(shù)、快時鐘信號的周期及計數(shù)所得的周期個數(shù)，相應(yīng)計算第一信號和第二信號的時差。本發(fā)明相對于現(xiàn)有技術(shù)提高了時間測量的準確度。