一種基于AXI總線協(xié)議的OSD控制顯示方法及裝置

基本信息

申請(qǐng)?zhí)?/td> CN201310059649.6 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN103139509A 公開(kāi)（公告）日 2013-06-05
申請(qǐng)公布號(hào) CN103139509A 申請(qǐng)公布日 2013-06-05
分類號(hào) H04N5/445(2006.01)I;H04N21/431(2011.01)I 分類 電通信技術(shù);
發(fā)明人 謝超 申請(qǐng)（專利權(quán)）人 西安創(chuàng)芯科技有限責(zé)任公司
代理機(jī)構(gòu) 西安通大專利代理有限責(zé)任公司 代理人 徐文權(quán)
地址 710054 陜西省西安市雁塔區(qū)雁翔路99號(hào)交大曲江校區(qū)西四樓
法律狀態(tài) -

摘要

摘要 本發(fā)明公開(kāi)了一種基于AXI總線協(xié)議的OSD控制顯示方法及裝置，其通過(guò)OSD數(shù)據(jù)通道選擇后利用讀、寫緩存FIFO以及AXI總線仲裁模塊從而實(shí)現(xiàn)對(duì)OSD圖層的靈活修改和顯示，其中OSD數(shù)據(jù)共享視頻顯存，同時(shí)外部留有一路視頻接口以實(shí)現(xiàn)畫中畫效果，然后使用雙線性Scaler縮放模塊對(duì)OSD圖像進(jìn)行任意比例的縮放處理，最后通過(guò)OSD與視頻疊加模塊實(shí)現(xiàn)OSD豐富多樣的顯示方式。本發(fā)明完成了對(duì)提出方法的VLSI設(shè)計(jì)，并對(duì)其中的關(guān)鍵點(diǎn)進(jìn)行了深入研究，在此基礎(chǔ)上完成了Verilog-HDL的代碼編寫并實(shí)現(xiàn)功能。