數(shù)據(jù)采樣電路、數(shù)據(jù)采樣裝置
基本信息
申請?zhí)?/td> | CN202010037846.8 | 申請日 | - |
公開(公告)號 | CN113129987A | 公開(公告)日 | 2021-07-16 |
申請公布號 | CN113129987A | 申請公布日 | 2021-07-16 |
分類號 | G11C27/02(2006.01)I;H03K17/687(2006.01)I | 分類 | 信息存儲; |
發(fā)明人 | 胡劍飛 | 申請(專利權)人 | 長鑫存儲技術(上海)有限公司 |
代理機構 | 北京律智知識產(chǎn)權代理有限公司 | 代理人 | 王輝;闞梓瑄 |
地址 | 200051上海市長寧區(qū)虹橋路1438號1幢801、802、805單元(名義樓層9層) | ||
法律狀態(tài) | - |
摘要
摘要 | 本公開涉及存儲技術領域,提出一種數(shù)據(jù)采樣電路、數(shù)據(jù)采樣裝置,該采樣電路包括:第一采樣模塊,用于響應于數(shù)據(jù)信號端以及參考信號端的信號并作用于第一節(jié)點以及第二節(jié)點;第二采樣模塊,用于響應于第一節(jié)點以及第二節(jié)點的信號并作用于第三節(jié)點以及第四節(jié)點;鎖存模塊,用于根據(jù)第三節(jié)點、第四節(jié)點的信號,向第一輸出端輸入高電平信號、向第二輸出端輸入低電平信號,或者向第一輸出端輸入低電平信號、向第二輸出端輸入高電平信號;判決反饋均衡模塊,并聯(lián)于第二采樣模塊,用于減小碼間干擾。本公開提供的數(shù)據(jù)采樣電路能夠減小碼間干擾,且功耗較低。 |
