一種使用UART實(shí)現(xiàn)多功能低速IO的設(shè)備和方法

基本信息

申請?zhí)?/td> CN202110999787.7 申請日 -
公開（公告）號 CN113448898A 公開（公告）日 2021-09-28
申請公布號 CN113448898A 申請公布日 2021-09-28
分類號 G06F13/38（2006.01）I;G06F13/42（2006.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 魏波;王鑫;付洪綱;逯曉軍 申請（專利權(quán)）人 成都萬創(chuàng)科技股份有限公司
代理機(jī)構(gòu) 四川力久律師事務(wù)所 代理人 任曉揚(yáng)
地址 610041四川省成都市高新區(qū)高朋大道5號中國成都博士創(chuàng)業(yè)園
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種使用UART實(shí)現(xiàn)多功能低速IO的設(shè)備和方法。本發(fā)明包括上層模塊和底層模塊，還包括用于連接上層模塊與底層模塊的中間層模塊；上層模塊為處理芯片U1，處理芯片U1支持UART通信協(xié)議；底層模塊包括多種外設(shè)設(shè)備，多種外設(shè)設(shè)備分別采用不同的低速IO；中間層模塊包括第一連接單元、多個第二連接單元和控制單元，其中，第一連接單元，與處理芯片U1連接，用于傳輸?shù)谝粩?shù)據(jù)；多個第二連接單元，分別與多種外設(shè)設(shè)備連接，用于傳輸?shù)诙?shù)據(jù)；控制單元，用于接收第一數(shù)據(jù)和第二數(shù)據(jù)，并將第一數(shù)據(jù)轉(zhuǎn)換為第二數(shù)據(jù)輸出或?qū)⒌诙?shù)據(jù)轉(zhuǎn)換為第一數(shù)據(jù)輸出。具有能夠節(jié)省上層設(shè)備中邏輯資源，減少驅(qū)動程序編寫過程的技術(shù)效果。