一種疊加式多芯片QFN封裝方法

基本信息

申請?zhí)?/td> CN201910494470.0 申請日 -
公開（公告）號 CN110190003B 公開（公告）日 2021-07-30
申請公布號 CN110190003B 申請公布日 2021-07-30
分類號 H01L21/56（2006.01）I;H01L21/48（2006.01）I 分類 基本電氣元件;
發(fā)明人 彭勇;謝兵;趙從壽;韓彥召;王釗;周根強;金郡;唐振寧;倪權(quán);張振林 申請（專利權(quán)）人 池州華宇電子科技股份有限公司
代理機(jī)構(gòu) - 代理人 -
地址 247100 安徽省池州市經(jīng)濟(jì)技術(shù)開發(fā)區(qū)電子信息產(chǎn)業(yè)園10號
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種疊加式多芯片QFN封裝方法，通過設(shè)置厚度為0.025mm膠層的膠膜的來替代傳統(tǒng)厚度為0.05mm的銀漿，使得芯片整體高度降低0.025mm。采用20um軟銅線的反向鍵合方式，將最大高度僅有0.1mm的植球點設(shè)置在頂層的中間晶圓上，使用20um軟銅線從植球點側(cè)面引線將中間晶圓與第一晶圓連接，使得芯片整體高度降低0.1mm，滿足QFN封裝要求，同時，能有效加大中間晶圓與第一晶圓連接的線弧長度，一方面是提高了作業(yè)可行性，另一方面長線弧能應(yīng)力低，有效提高連接的可靠性；采用25um軟銅線的的常規(guī)鍵合方式，能有效降低生產(chǎn)成本。