系統(tǒng)級芯片及其設(shè)計(jì)方法
基本信息
申請?zhí)?/td> | CN201310750121.3 | 申請日 | - |
公開(公告)號 | CN103678250B | 公開(公告)日 | 2017-04-05 |
申請公布號 | CN103678250B | 申請公布日 | 2017-04-05 |
分類號 | G06F15/78(2006.01)I | 分類 | 計(jì)算;推算;計(jì)數(shù); |
發(fā)明人 | 張華;胡紅旗 | 申請(專利權(quán))人 | 杭州芯訊科技有限公司 |
代理機(jī)構(gòu) | 北京成創(chuàng)同維知識產(chǎn)權(quán)代理有限公司 | 代理人 | 趙建東;杭州芯訊科技有限公司 |
地址 | 浙江省杭州市西湖區(qū)翠苑新村二區(qū)學(xué)苑春曉花園8幢1201室 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明提供了一種系統(tǒng)級芯片及其設(shè)計(jì)方法,該系統(tǒng)級芯片包括第一部分電路和第二部分電路,其中,所述第一部分電路包括一個(gè)或多個(gè)SOC數(shù)字部件;所述第二部分電路包括一個(gè)或多個(gè)SOC模擬部件;所述第一部分電路和第二部分電路設(shè)置在不同的版圖、裸片、芯片或者可編程器件上,所述第一部分電路和第二部分電路之間通過通信接口連接。本發(fā)明能夠使得SOC在工藝節(jié)點(diǎn)升級過程中答復(fù)降低設(shè)計(jì)成本、縮短產(chǎn)品上市時(shí)間、降低流片風(fēng)險(xiǎn)。 |
