一種中斷管控方法及電子設(shè)備
基本信息
申請(qǐng)?zhí)?/td> | CN201910219057.3 | 申請(qǐng)日 | - |
公開(公告)號(hào) | CN111723032A | 公開(公告)日 | 2020-09-29 |
申請(qǐng)公布號(hào) | CN111723032A | 申請(qǐng)公布日 | 2020-09-29 |
分類號(hào) | G06F13/24(2006.01)I | 分類 | 計(jì)算;推算;計(jì)數(shù); |
發(fā)明人 | 陳凱杰 | 申請(qǐng)(專利權(quán))人 | 杭州宏杉科技股份有限公司 |
代理機(jī)構(gòu) | 北京博思佳知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人 | 杭州宏杉科技股份有限公司 |
地址 | 310053浙江省杭州市濱江區(qū)西興街道阡陌路482號(hào)A樓第11層至12層 | ||
法律狀態(tài) | - |
摘要
摘要 | 本申請(qǐng)?zhí)峁┮环N中斷管控方法及電子設(shè)備,該方法包括:邏輯器件捕獲任一外部設(shè)備發(fā)送的第一中斷信號(hào),基于第一中斷信號(hào)在本地的中斷狀態(tài)寄存器為外部設(shè)備設(shè)置中斷位,并通過中斷引腳向I/O APIC發(fā)送第二中斷信號(hào);I/O APIC基于接收第二中斷信號(hào),向Local APIC發(fā)送第三中斷信號(hào),以由Local APIC向CPU轉(zhuǎn)發(fā)第三中斷信號(hào);CPU基于第三中斷信號(hào)中的I/O APIC標(biāo)識(shí)和中斷引腳標(biāo)識(shí)確定出邏輯器件,清除邏輯器件的中斷狀態(tài)寄存器的中斷位,基于中斷位確定觸發(fā)中斷的外部設(shè)備,調(diào)用中斷處理程序?qū)ν獠吭O(shè)備進(jìn)行處理。本申請(qǐng)?jiān)诓惶岣哂布杀竞蚉CB布線復(fù)雜度的情況下,有效地向CPU傳遞外部設(shè)備的中斷。?? |
