逐次逼近寄存器模數(shù)轉(zhuǎn)換器電路

基本信息

申請(qǐng)?zhí)?/td> CN202110026195.7 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN114759926A 公開(kāi)（公告）日 2022-07-15
申請(qǐng)公布號(hào) CN114759926A 申請(qǐng)公布日 2022-07-15
分類號(hào) H03M1/46（2006.01）I 分類 基本電子電路;
發(fā)明人 不公告發(fā)明人 申請(qǐng)（專利權(quán)）人 博通集成電路（上海）股份有限公司
代理機(jī)構(gòu) 上海一平知識(shí)產(chǎn)權(quán)代理有限公司 代理人 -
地址 201203上海市浦東新區(qū)中國(guó)（上海）自由貿(mào)易試驗(yàn)區(qū)張東路1387號(hào)41幢101（復(fù)式）室2F-3F/102（復(fù)式）室
法律狀態(tài) -

摘要

摘要 提供了一個(gè)ADC電路。該ADC電路可以包括：位電容器陣列；電連接到位電容器陣列的比較器；電連接到比較器的或非門；與門，其根據(jù)來(lái)自或非門的數(shù)字輸出和同步時(shí)鐘（CLKin）創(chuàng)建異步時(shí)鐘（ACLK）；延遲控制電路，其接收異步時(shí)鐘并創(chuàng)建延遲后的異步時(shí)鐘（ACLKd）；SAR控制電路，其從比較器的輸出端接收數(shù)字輸出，接收延遲后的異步時(shí)鐘，傳輸位控制信號(hào)（B<9:1>）到位電容器，并傳輸延遲控制字（DL<7:1>）到延遲控制電路。該ADC電路可以創(chuàng)建具有最大延遲值（Td_max）的異步比較器時(shí)鐘（CKcmp），從而改善了轉(zhuǎn)換線性度并降低了功耗。