一種實(shí)時(shí)采集存儲(chǔ)分析設(shè)備

基本信息

申請?zhí)?/td> CN201820896869.2 申請日 -
公開（公告）號 CN208445569U 公開（公告）日 2019-01-29
申請公布號 CN208445569U 申請公布日 2019-01-29
分類號 H04L12/26;G06F3/06 分類 電通信技術(shù);
發(fā)明人 萬傳彬 申請（專利權(quán)）人 國蓉科技有限公司
代理機(jī)構(gòu) 成都君合集專利代理事務(wù)所（普通合伙） 代理人 國蓉科技有限公司
地址 610000 四川省成都市高新區(qū)天宇路2號
法律狀態(tài) -

摘要

摘要 本實(shí)用新型公開了一種實(shí)時(shí)采集存儲(chǔ)分析設(shè)備，包括設(shè)置VPX背板和前面板的VPX加固機(jī)箱以及分別與VPX背板連接并相互通訊的CPU計(jì)算機(jī)板、射頻接收模塊、數(shù)據(jù)采集模塊、數(shù)據(jù)存儲(chǔ)模塊、光纖通信模塊，所述數(shù)據(jù)采集模塊包括一個(gè)第一FPGA以及分別與第一FPGA連接的一個(gè)寬帶ADC芯片組、一個(gè)窄帶ADC芯片組、五組SRIO×4背板接口、一組PCIE×4接口，第一FPGA通過五組SRIO×4背板接口中的四組SRIO×4背板接口同時(shí)連接四個(gè)數(shù)據(jù)存儲(chǔ)模塊進(jìn)行數(shù)據(jù)存儲(chǔ)，同時(shí)第一FPGA通過五組SRIO×4背板接口中的另一組SRIO×4背板接口、PCIE×4接口連接CPU計(jì)算機(jī)板進(jìn)行數(shù)據(jù)處理。本實(shí)用新型可以實(shí)現(xiàn)高速數(shù)據(jù)的實(shí)時(shí)采集、存儲(chǔ)、分析，且整機(jī)配置、使用方便。