一種具有糾錯(cuò)功能的大容量存儲(chǔ)裝置
基本信息
申請(qǐng)?zhí)?/td> | CN201521118806.7 | 申請(qǐng)日 | - |
公開(公告)號(hào) | CN205540680U | 公開(公告)日 | 2016-08-31 |
申請(qǐng)公布號(hào) | CN205540680U | 申請(qǐng)公布日 | 2016-08-31 |
分類號(hào) | G06F3/06(2006.01)I;H03M13/15(2006.01)I | 分類 | 計(jì)算;推算;計(jì)數(shù); |
發(fā)明人 | 羅韡;汪艷婷 | 申請(qǐng)(專利權(quán))人 | 西安思導(dǎo)瑞智信息科技有限公司 |
代理機(jī)構(gòu) | 西安億諾專利代理有限公司 | 代理人 | 西安奇維科技股份有限公司;西安奇維科技有限公司 |
地址 | 710117 陜西省西安市高新區(qū)西太路526號(hào)信息產(chǎn)業(yè)園二期4號(hào)樓A1-134號(hào) | ||
法律狀態(tài) | - |
摘要
摘要 | 一種具有糾錯(cuò)功能的大容量存儲(chǔ)裝置,屬于存儲(chǔ)裝置領(lǐng)域,包括數(shù)據(jù)輸入模塊、FPGA模塊、存儲(chǔ)模塊和數(shù)據(jù)輸出模塊;所述數(shù)據(jù)輸入模塊、存儲(chǔ)模塊和數(shù)據(jù)輸出模塊均與FPGA模塊相互連接;所述FPGA模塊包括若干路編碼控制模塊和譯碼控制模塊。于FPGA平臺(tái)進(jìn)行編解碼控制,通過對(duì)編碼控制模塊和譯碼控制模塊分別進(jìn)行并行設(shè)置的改進(jìn),實(shí)現(xiàn)了對(duì)于大容量存儲(chǔ)裝置的糾錯(cuò)功能,從而提高存儲(chǔ)數(shù)據(jù)的正確性和穩(wěn)定性,同時(shí)也實(shí)現(xiàn)了大容量設(shè)備的讀寫速度的優(yōu)化,且本實(shí)用新型所述的具有糾錯(cuò)功能的大容量存儲(chǔ)裝置結(jié)構(gòu)簡(jiǎn)單,易于改進(jìn),適于推廣使用。 |
