雙精度模擬存儲器單元及陣列
基本信息
申請?zhí)?/td> | CN201980078991.6 | 申請日 | - |
公開(公告)號 | CN113228179A | 公開(公告)日 | 2021-08-06 |
申請公布號 | CN113228179A | 申請公布日 | 2021-08-06 |
分類號 | G11C14/00(2006.01)I;G06F3/00(2006.01)I;G11C5/02(2006.01)I;G11C11/00(2006.01)I;G11C13/00(2006.01)I | 分類 | 信息存儲; |
發(fā)明人 | 呂志超;趙亮 | 申請(專利權(quán))人 | 合肥??莆㈦娮佑邢薰?/a> |
代理機構(gòu) | 上海思微知識產(chǎn)權(quán)代理事務所(普通合伙) | 代理人 | 田婷 |
地址 | 230088安徽省合肥市高新區(qū)創(chuàng)新產(chǎn)業(yè)園二期F4棟11樓 | ||
法律狀態(tài) | - |
摘要
摘要 | 提供雙精度模擬存儲器單元及陣列。在一些實施方式中,一種存儲器單元包括:具有輸入端和至少一個輸出端的非易失性存儲元件;以及具有多個輸入端和輸出端的易失性存儲元件,該易失性存儲元件的輸出端連接至所述非易失性存儲元件的輸入端,該易失性存儲元件包括:連接于第一電源和公共節(jié)點之間的第一晶體管;以及連接于第二電源和所述公共節(jié)點之間的第二晶體管,其中,所述公共節(jié)點連接至所述易失性存儲元件的輸出端,以及所述第一和第二晶體管的柵極連至所述易失性存儲元件的所述多個輸入端當中的相應的輸入端。 |
