一種基于FPGA的多核數(shù)據(jù)處理裝置及方法
基本信息
| 申請?zhí)?/td> | 2020115568484 | 申請日 | - |
| 公開（公告）號 | CN112291118A | 公開（公告）日 | 2021-01-29 |
| 申請公布號 | CN112291118A | 申請公布日 | 2021-01-29 |
| 分類號 | H04L12/26(2006.01)I; | 分類 | 電通信技術(shù); |
| 發(fā)明人 | 閻星娥;劉慰慰;楊昆;嚴(yán)榮明;張林;魏紅道;陸啟浩;尹昔麗 | 申請（專利權(quán)）人 | 南京華飛數(shù)據(jù)技術(shù)有限公司 |
| 代理機(jī)構(gòu) | 南京品智知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） | 代理人 | 奚曉寧;楊陳慶 |
| 地址 | 210019江蘇省南京市建鄴區(qū)泰山路151號19層（運(yùn)營樓層第21層） | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明一種基于FPGA的多核數(shù)據(jù)處理裝置及方法，涉及數(shù)據(jù)加速處理技術(shù)領(lǐng)域，具體而言，是一種基于FPGA的多核數(shù)據(jù)過濾、識別等業(yè)務(wù)定制化處理設(shè)備。其內(nèi)部結(jié)構(gòu)包括多核處理器、FPGA模塊、光纖連接器和以太網(wǎng)交換芯片；所述多核處理器內(nèi)部采用對稱PowerPC核心，根據(jù)性能要求能集成雙核與四核，PowerPC核心的寄存器與對應(yīng)的二級緩存容量相同；所述多核處理器內(nèi)部通過計算適配元器件連接緩存設(shè)備，同時集成時鐘管理、線程調(diào)度管理等內(nèi)置器件；所述多核處理器與FPGA模塊通過LBC接口以及DMA接口連接；以太網(wǎng)交換芯片的一端與多核處理器相連；所述FPGA模塊和以太網(wǎng)交換芯片的另一端分別與光纖連接器連接。?? |
