一種可多次外延的超結(jié)功率MOSFET結(jié)構(gòu)及使用方法

基本信息

申請?zhí)?/td> CN202110956734.7 申請日 -
公開（公告）號 CN113690196A 公開（公告）日 2021-11-23
申請公布號 CN113690196A 申請公布日 2021-11-23
分類號 H01L23/16（2006.01）I;H01L23/24（2006.01）I;H01L23/367（2006.01）I;H01L23/373（2006.01）I;H01L29/06（2006.01）I;H01L29/423（2006.01）I;H01L23/00（2006.01）I;H01L29/78（2006.01）I;H01L21/336（2006.01）I;H01L21/28（2006.01）I;A62C3/16（2006.01）I 分類 基本電氣元件;
發(fā)明人 陳利;陳彬 申請（專利權(quán)）人 廈門芯一代集成電路有限公司
代理機構(gòu) 東莞市卓易專利代理事務(wù)所（普通合伙） 代理人 魏昕
地址 361011福建省廈門市湖里區(qū)萬翔國際商務(wù)中心1694號2#南樓705單元
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種可多次外延的超結(jié)功率MOSFET結(jié)構(gòu)及使用方法，涉及半導(dǎo)體場效應(yīng)晶體管技術(shù)領(lǐng)域，包括N型襯底和外殼，襯底置于外殼的內(nèi)部，N型襯底的頂端固定連接有第一外延層，第一外延層的頂端固定連接有第二外延層，第一外延層的頂端開鑿有兩個溝槽，第二外延層的中部開鑿有兩個通槽；本發(fā)明通過設(shè)置N型襯底，其表面借助外延工藝形成第一外延層，在第一外延層的頂端進行刻蝕，形成兩個溝槽，第二外延層表面的中部形成柵氧化層，在柵氧化層的表面形成多晶硅柵極，這樣雙層外延甚至可多層外延的設(shè)計，可大大提高MOSFET的擊穿電壓和性能，雙層或多層之間有理想的電阻率匹配，能提高疊加的多個外延層的界面特性。