一種壓控振蕩器及電子設(shè)備

基本信息

申請(qǐng)?zhí)?/td> CN202210191494.0 申請(qǐng)日 -
公開（公告）號(hào) CN114567261A 公開（公告）日 2022-05-31
申請(qǐng)公布號(hào) CN114567261A 申請(qǐng)公布日 2022-05-31
分類號(hào) H03B5/12（2006.01）I 分類 基本電子電路;
發(fā)明人 馬玫娟;周波;王云;張建華;郝炳賢;李榮榮;陸超;鄭凱華 申請(qǐng)（專利權(quán)）人 廣東省大灣區(qū)集成電路與系統(tǒng)應(yīng)用研究院
代理機(jī)構(gòu) 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 代理人 -
地址 510535廣東省廣州市開發(fā)區(qū)開源大道136號(hào)A棟
法律狀態(tài) -

摘要

摘要 本申請(qǐng)公開了一種壓控振蕩器及電子設(shè)備，包括依次連接的偏置電路、核心電路和緩沖級(jí)電路，其中，核心電路包括并聯(lián)連接的PMOS交叉耦合對(duì)、NMOS交叉耦合對(duì)和LC諧振回路。與現(xiàn)有壓控振蕩器相比，該壓控振蕩器的核心電路利用PMOS交叉耦合對(duì)和NMOS交叉耦合對(duì)提供負(fù)阻，降低了核心電路中有源器件的數(shù)量與堆疊層數(shù)，有利于壓控振蕩器噪聲性能的優(yōu)化和低壓實(shí)現(xiàn)；同時(shí)，該壓控振蕩器通過(guò)偏置電路調(diào)節(jié)核心電路中PMOS交叉耦合對(duì)和NMOS交叉耦合對(duì)的襯底電壓，使得壓控振蕩器可以工作在低電壓低功耗下，同時(shí)可以降低核心電路的電流和MOS管跨導(dǎo)隨溫度等環(huán)境因素變化而變化的幅度，提升電路魯棒性。