一種格雷互補碼的產(chǎn)生電路

基本信息

申請?zhí)?/td> CN200910097618.3 申請日 -
公開（公告）號 CN101527571B 公開（公告）日 2011-07-27
申請公布號 CN101527571B 申請公布日 2011-07-27
分類號 H03M7/00(2006.01)I;H03K19/003(2006.01)I;H03K3/64(2006.01)I;H03K5/00(2006.01)I 分類 基本電子電路;
發(fā)明人 金如江 申請（專利權(quán)）人 寧波漢迪傳感技術(shù)有限公司
代理機構(gòu) 寧波誠源專利事務(wù)所有限公司 代理人 張一平
地址 315800 浙江省寧波市保稅區(qū)留學生創(chuàng)業(yè)園2期4號樓2樓
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種格雷互補碼的產(chǎn)生電路，用于產(chǎn)生碼長為2 i的格雷互補碼，i為自然數(shù)，其特征在于：包括一數(shù)據(jù)位數(shù)為M的存儲器，該存儲器內(nèi)預先保存有碼長為2 i的互為格雷互補碼的兩組格雷碼序列，并且該存儲器的大小至少為 一計數(shù)器，該計數(shù)器的位數(shù)為 一移位寄存器，該移位寄存器的數(shù)據(jù)位數(shù)也為M；其中，所述存儲器、所述計數(shù)器、所述移位寄存器的Clock引腳均輸入周期為碼元寬度的時鐘信號，所述計數(shù)器的數(shù)據(jù)輸出端與所述存儲器的地址引腳相連，所述存儲器的數(shù)據(jù)輸出端與所述移位寄存器的數(shù)據(jù)輸入端相連，所述移位寄存器的數(shù)據(jù)輸出端即輸出碼長為2 i的格雷互補碼。本發(fā)明的優(yōu)點在于：不存在時鐘偏移、穩(wěn)定性好，并且不需要消耗較多的FPGA資源。