一種基于FPGA的應(yīng)用于多比特sigma-delta DAC DWA改進(jìn)算法

基本信息

申請(qǐng)?zhí)?/td> CN201811454284.6 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN109815520A 公開(kāi)（公告）日 2019-05-28
申請(qǐng)公布號(hào) CN109815520A 申請(qǐng)公布日 2019-05-28
分類號(hào) G06F17/50（2006.01）I; H03M3/00（2006.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 李佐; 蔣曉倩; 高攀; 馮華; 李瀾濤; 林宗芳; 鐘偉; 熊民權(quán); 趙宗盛 申請(qǐng)（專利權(quán)）人 上海芯鈦信息科技有限公司
代理機(jī)構(gòu) 長(zhǎng)沙國(guó)科天河知識(shí)產(chǎn)權(quán)代理有限公司 代理人 邱軼
地址 200000 上海市崇明區(qū)長(zhǎng)興鎮(zhèn)潘園公路1800號(hào)3號(hào)樓14347室
法律狀態(tài) -

摘要

摘要 本發(fā)明公開(kāi)一種基于FPGA的應(yīng)用于多比特sigma?delta調(diào)制器的DWA改進(jìn)算法，該方法包括：DWA算法電路、多個(gè)單比特DAC單元、低通濾波器；其中DWA算法電路包括：溫度計(jì)編碼模塊，對(duì)數(shù)字信號(hào)溫度計(jì)編碼，溫度計(jì)編碼位數(shù)B與量化器位數(shù)n的關(guān)系為B＝2n?1；桶型移位寄存器，將溫度計(jì)編碼中輸出的控制信號(hào)對(duì)應(yīng)于多個(gè)單比特DAC單元上并按照預(yù)設(shè)的起始位置和控制行為來(lái)控制多個(gè)單比特DAC的輸出；單比特DAC單元數(shù)量大于溫度計(jì)編碼輸出的位數(shù)，多個(gè)單比特DAC單元的輸出信號(hào)相加得到對(duì)應(yīng)的模擬信號(hào)并輸出；低通濾波器，用于濾除模擬信號(hào)基帶外的雜波噪聲，輸出整形信號(hào)。該方案主要是解決了小幅度輸入信號(hào)的基帶雜波問(wèn)題，減少基帶雜波，改善DAC的匹配誤差。