一種自適應(yīng)并行時(shí)鐘序列檢測(cè)裝置及方法

基本信息

申請(qǐng)?zhí)?/td> CN201910151248.0 申請(qǐng)日 -
公開（公告）號(hào) CN109726162B 公開（公告）日 2022-03-18
申請(qǐng)公布號(hào) CN109726162B 申請(qǐng)公布日 2022-03-18
分類號(hào) G06F13/40（2006.01）I;G06F13/42（2006.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 汪欣;沈劍良;劉勤讓;宋克;楊堃;呂平;李沛杰;朱珂;陳艇;張麗;丁旭;湯先拓;趙博;張文建;王曉雪 申請(qǐng)（專利權(quán)）人 天津芯海創(chuàng)科技有限公司
代理機(jī)構(gòu) 天津?yàn)I海科緯知識(shí)產(chǎn)權(quán)代理有限公司 代理人 楊慧玲
地址 300457天津市濱海新區(qū)中關(guān)村科技園榮晟廣場(chǎng)4號(hào)樓702-7
法律狀態(tài) -

摘要

摘要 本發(fā)明提供了一種自適應(yīng)并行時(shí)鐘序列檢測(cè)裝置及方法，裝置包括時(shí)鐘序列，并行連接第一選通器和第二選通器，第一選通器連接PCIe時(shí)鐘序列檢測(cè)單元，第二選通器連接RapidIO時(shí)鐘序列檢測(cè)單元，PCIe時(shí)鐘序列檢測(cè)單元一方面連接第三選通器，另一方面連接第一邏輯電路，第一邏輯電路一方面通過(guò)第二反相器連接RapidIO時(shí)鐘序列檢測(cè)單元，另一方面連接第二選通器；RapidIO時(shí)鐘序列檢測(cè)單元一方面連接第三選通器，另一方面連接第二邏輯電路，第二邏輯電路一方面通過(guò)第一反相器連接PCIe時(shí)鐘序列檢測(cè)單元，另一方面連接第一選通器。本發(fā)明可以兼容檢測(cè)RapidIO、PCIe協(xié)議時(shí)鐘補(bǔ)償序列，提高硬件結(jié)構(gòu)可重用性。