一種RapidIO低延時、高傳輸效率架構(gòu)實現(xiàn)方法及電子設(shè)備

基本信息

申請?zhí)?/td> CN202111352749.9 申請日 -
公開（公告）號 CN114095580A 公開（公告）日 2022-02-25
申請公布號 CN114095580A 申請公布日 2022-02-25
分類號 H04L69/00（2022.01）I;H04L69/28（2022.01）I;H04L69/40（2022.01）I;H04L49/10（2022.01）I 分類 電通信技術(shù);
發(fā)明人 劉長江;朱珂;汪欣;陳艇;徐慶陽;譚力波;王盼;陳德沅;鐘丹;楊曉龍 申請（專利權(quán)）人 天津芯海創(chuàng)科技有限公司
代理機構(gòu) 天津企興智財知識產(chǎn)權(quán)代理有限公司 代理人 陳雅潔
地址 300457天津市濱海新區(qū)經(jīng)濟技術(shù)開發(fā)區(qū)信環(huán)西路19號2號樓2201室
法律狀態(tài) -

摘要

摘要 本發(fā)明提供了一種RapidIO低延時、高傳輸效率架構(gòu)實現(xiàn)方法，在物理層、傳輸層、邏輯層均采用同一時鐘域，采用了統(tǒng)一的時鐘架構(gòu)，其中，物理層的物理編碼子層的發(fā)送側(cè)和接收側(cè)均應(yīng)用跨時鐘域模塊，用以實現(xiàn)不同時鐘域的跨接。本發(fā)明所述的RapidIO低延時、高傳輸效率架構(gòu)實現(xiàn)方法能夠?qū)崿F(xiàn)傳統(tǒng)RapidIO控制器兩側(cè)不同時鐘域數(shù)據(jù)的正常傳輸，并且由于簡化了部分模塊之間的時鐘關(guān)系，有利于功能邏輯開發(fā)設(shè)計，更為主要的是去除了多余跨時鐘操作過程中帶來的傳輸時延，將極大簡化RapidIO控制器時鐘結(jié)構(gòu)和邏輯開發(fā)。